降低DC/DC芯片的EMI辐射的方法：PCB设计是关键!
发表日期 ：2021-06-30 浏览次数 ：
通常，降压DC/DC芯片变换器和其他高速电路的噪声会通过有效天线路径的连接电缆传播辐射。为了阻断这些潜在辐射路径，就需要在每个电缆连接处过滤掉噪声。因为只有噪声源的磁场和电场没有耦合到滤波器件或电缆中时，此种滤波才有效。
在近场环境中，场强的下降与距离平方的倒数成正比(1/d2)。因此，噪声源、滤波器件和连接器之间必须有一个最小距离。
但实际上，通常会根据机械尺寸提前定义好PCB尺寸和电缆连接器的位置。另外，在PCB的某些区域中，最大元器件的高度可能非常有限，还有可能无法双面组装。这时，需仔细布局元器件的位置和PCB走线 - 尤其针对汽车制造等高标准行业。
布局规划
为避免直接将降压DC/DC芯片变换器中的电场磁场耦合进连接器和电缆，电路请务必尽远离PCB连接点布置（见图1）。
图1：噪声源离连接器和电缆越远越好
距离或额外的屏蔽能降低电磁兼容滤波器、连接器和电缆的场强。可以考虑用屏蔽代替距离！
最好至少使用4层板、两端贴片的PCB，这样，降压DC/DC芯片电路和滤波器件就可以放在板子的反面。其中，至少有一层应为全部的GND，以便最大限度地降低噪声源到滤波电路的交叉耦合。
在降压DC/DC芯片电路必须非常靠近连接器的系统中，一定要在设计早期考虑好有效的屏蔽。散热片有时也可以用于屏蔽。理想情况下，电感、带功率MOSFET的降压DC/DC芯片IC及其去耦电容都应放在屏蔽层的下方。
PCB布局指南
在降压变换器中，主要场源有：
高di/dt环路（热环路），由两个电源开关和输入电容组成，辐射宽带磁场
功率FET与电感之间的开关节点，带有强电场辐射
电感，辐射电场和磁场
交流磁场通过固体金属区域屏蔽，允许感应涡流。由于其高导电性，所以铜非常有效。PCB中返回固定电位的电位差路径中的任何导体都能有效地屏蔽电场辐射。
任何高di/dt环路都会辐射与环路面积和电流幅度成比例的磁场。将输入电容靠近两个电源开关，并使用低阻抗连接，以最大限度地减小天线环路面积。
为了进一步减少来自该回路的磁场，需要在电源开关处对称放置两组电容。理想情况下，两个回路中的峰值电流为原始值的一半，能将磁场降低至6 dB。而且两个环路的方向相反，可以进一步减少辐射磁场。
在降压DC/DC芯片电路的下一层中应该有一个完整的GND区域，且间隔需小于100μm。在此铺铜区域中，流过电路元器件和PCB走线的高di/dt电流会产生涡流。涡流与元器件侧的原始电流相反，它们的磁场会抵消原始磁场。
如果涡流能够在最近的距离内对元器件侧的高di/dt回路电流进行镜像，则效果最佳。这可以减少来自PCB元器件侧的磁场辐射。在理想情况下（超导、零距离且两个环路完美匹配），辐射将被来自涡流的磁场抵消。
多层PCB的3D视图说明了这一概念(图 2)。
图2：3D PCB视图 - 布局是电路的一部分
顶层为输入电容（CIN）、两个功率FET连接VIN区域以及PGND区域（以红色显示），它们通过过孔连接到内层。对于VIN路径，过孔后面的元件必须为电感（例如1μH至2μH的线圈）。来自开关转换的高di/dt电流仅在CIN中流动，并不在PCB上流动。
PGND区域不直接连接到元件侧的任何其他GND，只通过过孔连接到降压DC/DC芯片模块下的PGND区域（以蓝色显示）。这样可以把高频电流限制在在元件侧，将噪声与“外部世界”分开。PCB至少一层应该全是GND，以提供低阻抗的系统基准。请记住，布局也是电路的一部分。
应在电感下方铺铜吗？
某些PCB布局会预设置不得在电感核心下方铺铜。对于这个问题观点不一，有的认为完全不能铺铜，而有的则觉得可以在PCB元件侧线圈正下方铺铜。
图 3：线圈下没有铺铜的4层PCB
图3显示了线圈周围的磁场图，在4层PCB的任何层中线圈下方都没有铺铜。来自线圈的强磁场线出现在PCB的底部以及靠近PCB的地方，并耦合到任何连接的线径中。PCB上的滤波器组件被空气旁路。这使得满足汽车OEM EMC目标实施起来非常困难，几乎不可能。
图4显示的PCB布局中，铜直接位于元件侧的线圈下方。
